首个Chip-et标准重磅发布！哪些环节会迎来价值重估？

首个Chip-et标准重磅发布！哪些环节会迎来价值重估？

　　首个Chip-et标准重磅发布！哪些环节会迎来价值重估？

芯片设计 论坛,芯片设计师姜,BOE芯片设计　　智通财经APP获悉，继2021年Chiplet标准立项之后，在12月16日“第二届中国互连技术与产业大会”上，首个由中国集成电路领域相关企业和专家共同主导制定的《小芯片接口总线技术要求》团体标准正式通过工信部中国电子工业标准化技术协会的审定并发布。

　　芯片设计 论坛,芯片设计师姜,BOE芯片设计据悉，这是中国首个原生Chiplet技术标准，对于中国集成电路产业延续“摩尔定律”，突破先进制程工艺限制具有重要意义。

　　在中美半导体产业博弈不断升级的情形下，我国半导体在先进制程方面任重道远。由于Chiplet可以在制程稍落后的情况下实现等同于更先进制程的性能表现，进而Chiplet或将为国内在芯片先进制程方面提供一个较为可行的突破口。

　　据了解，Chiplet又称芯粒或者小芯片，它是将一类满足特定功能的die(裸片)，通过die-to-die内部互联技术实现多个模块芯片与底层基础芯片封装在一起，形成一个系统芯片，以实现一种新形式的IP复用。

　　目前，主流系统级单芯片(SoC)都是将多个负责不同类型计算任务的计算单元，通过光刻的形式制作到同一块晶圆上。

　　比如，旗舰级的智能手机的SoC芯片上，基本都集成了CPU、GPU、DSP、ISP、NPU、Modem等众多的不同功能的计算单元，以及诸多的接口IP，其追求的是高度的集成化，利用先进制程对于所有的单元进行全面的提升。

　　而Chiplet则与之相反，它是将原本一块复杂的SoC芯片，从设计时就先按照不同的计算单元或功能单元对其进行分解，然后每个单元选择最适合的半导体制程工艺进行分别制造，再通过先进封装技术将各个单元彼此互联，最终集成封装为一个系统级芯片组。

　　随着芯片制程的演进，由于设计实现难度更高，流程更加复杂，芯片全流程设计成本大幅增加，“摩尔定律”日趋放缓。在此背景下，Chiplet被业界寄予厚望，或将从另一个维度来延续摩尔定律的“经济效益”。

　　二是提高芯片制造的良品率。芯片的良品率与芯片的面积有关，随着芯片面积增大,良品率会下降。通过Chiplet设计将大芯片分成更小的芯片可以有效改善良率，同时也能够降低因为不良率而导致的成本增加。

　　三是降低设计的复杂度和设计成本。因为如果在芯片设计阶段，就将大规模的SoC按照不同的功能模块分解为一个个的芯粒，那么部分芯粒可以做到类似模块化的设计，而且可以重复运用在不同的芯片产品当中。这样不仅可以大幅降低芯片设计的难度和设计成本，同时也有利于后续产品的迭代，加速产品的上市周期。

　　总的来说，Chiplet技术能将采用不同制造商、不同制程工艺的各种功能芯片像搭乐高积木般进行组装，从而实现更高良率、更低成本。

　　近年来，众多芯片巨头厂商嗅到了这个领域的市场机遇，开始纷纷入局Chiplet。

　　今年年初，由AMD、Arm、ASE、英特尔、高通、三星和台积电等半导体厂商以及Google Cloud、Meta、微软等十余家科技行业巨头发起的通用小芯片互联(UCIe)产业联盟正式成立。UCIe是一个开放的产业联盟，旨在推广UCIe技术标准，构建完善生态，使之成为异构封装小芯片(Chiplet)未来片上互联标准。

　　此前，多家中国大陆半导体公司也加入了UCIe联盟，包括芯原股份、芯耀辉、芯云凌、芯和半导体、奇异摩尔、牛芯半导体、灿芯半导体、忆芯科技、OPPO等，阿里巴巴更是成为首家当选UCIe产业联盟董事会成员的中国大陆企业。

　　市场规模方面，根据Omdia(互联网数据资讯网)数据显示，预计2024 年全球Chiplet 芯片市场规模将达到58亿元，2035年全球市场规模有望突破570亿美元。目前Chiplet仍处于起步阶段，各国的技术差距并不大，后期成长空间巨大，同时由于Chiplet底层封装技术不断突破和普及，将进一步促进其未来市场不断扩大。

　　信达证券认为，随着Chiplet技术生态逐渐成熟，国内厂商通过自重用及自迭代利用技术的多项优势，推动各环节价值重塑。产业链优质标的将在激增需求下获得崭新业绩增长空间，看好IP/EDA/先进封装等环节优质标的受益于Chiplet浪潮实现价值重估。

　　投资机会上，中航证券建议关注国内平台化的IP供应龙头芯原股份，积极布局2.5D封装技术的国芯科技，以及国内EDA供应商华大九天、概伦电子、安路科技、广立微。