基于CMOS非门异或门电路的设计docx

基于CMOS非门异或门电路的设计docx

　　基于CMOS非门异或门电路的设计docx

设计芯片ip,芯片设计无用论,芯片设计与验证　　盐城工学院 2015~2016学年第1学期 集成电路课程设计报告 题目：《基于CMOS的非门异或门电路设计》 姓 名： 陈胜 学 号： 1210705102 班 级： B电科121 学 院： 信息工程学院 教 师： 高直 目 录 TOC \o 1-3 \h \u HYPERLINK \l _Toc7226 摘要 PAGEREF _Toc7226 1 HYPERLINK \l _Toc22040 Abstract PAGEREF _Toc22040 1 HYPERLINK \l _Toc18656 1. 设计要求 PAGEREF _Toc18656 2 HYPERLINK \l _Toc1999 2. 设计原理 PAGEREF _Toc1999 2 HYPERLINK \l _Toc23518 3. 设计思路 PAGEREF _Toc23518 3 HYPERLINK \l _Toc26887 3.1 非门电路 PAGEREF _Toc26887 3 HYPERLINK \l _Toc12733 3.2 异或门电路 PAGEREF _Toc12733 4 HYPERLINK \l _Toc8827 3.3 时间计划 PAGEREF _Toc8827 4 HYPERLINK \l _Toc23891 4. 非门异或门电路设计 PAGEREF _Toc23891 5 HYPERLINK \l _Toc31880 4.1 原理图设计 PAGEREF _Toc31880 5 HYPERLINK \l _Toc2784 4.2 仿真分析 PAGEREF _Toc2784 6 HYPERLINK \l _Toc19037 5. 版图设计 PAGEREF _Toc19037 8 HYPERLINK \l _Toc262 5.1 PMOS管版图设计 PAGEREF _Toc262 8 HYPERLINK \l _Toc8092 5.2 NMOS管版图设计 PAGEREF _Toc8092 10 HYPERLINK \l _Toc22104 5.3非门异或门的版图设计 PAGEREF _Toc22104 10 HYPERLINK \l _Toc11291 5.4总版图DRC检查 PAGEREF _Toc11291 12 HYPERLINK \l _Toc26779 6. 心得体会 PAGEREF _Toc26779 14 HYPERLINK \l _Toc13997 7. 课程设计总结 PAGEREF _Toc13997 14 HYPERLINK \l _Toc19191 8. 参考文献 PAGEREF _Toc19191 15 HYPERLINK \l _Toc14094 附录： PAGEREF _Toc14094 16 HYPERLINK \l _Toc19098 1. 非门电路原理图 PAGEREF _Toc19098 16 HYPERLINK \l _Toc20593 2. 异或门电路原理图 PAGEREF _Toc20593 16 HYPERLINK \l _Toc26023 3. NMOS管版图 PAGEREF _Toc26023 17 HYPERLINK \l _Toc14659 4. PMOS管版图 PAGEREF _Toc14659 17 HYPERLINK \l _Toc11877 5. 非门电路版图 PAGEREF _Toc11877 18 HYPERLINK \l _Toc16913 6. 异或门电路版图 PAGEREF _Toc16913 18 PAGE \* MERGEFORMAT PAGE \* MERGEFORMAT 2 摘要 本文从设计到仿真以及后面的版图制作等主要用到了Multisim软件和L-Edit软件等。设计的题目是基于CMOS的二输入异或门电路，电路设计的思路是使用一个二输入的或非门加一个与或非门来实现二输入异或门的功能，其中电路设计部分用的是Multisim软件，仿真部分主要做的是时序仿真，后面的版图制作用的是L-Edit软件，由于版图制作只使用了一个L-Edit软件，所以版图完成之后只做了一个基本的DRC检查。? 关键词：CMOS门电路、或非门、与或非门、异或门 Abstract In?this?paper,?from?design?to?production?simulation?and?the?back?of?the?map,?mainly?use?the Multisim?software?and?L-Edit?software,?etc.?Design?the?topic?is?based?on?CMOS?two?exclusive-or gate,?circuit?design?train?of?thought?is?to?use a?two?input?nor?gate?and?an and-or-not gate to realize the input exclusive-or?the?function?of?the?door,?the?circuit?design?part?with?Multisim? software,?main?do?is?timing?simulation,?simulation?of?the?back?of?the?map?production?using? L-Edit?software,?due?to?the?map?making?only?USES?a?L?-?Edit?software,?so?the?layout?is?compled? only?done?a?basic?DRC?check. Keywords:?CMOS?gate,?NOR gate,?AND-OR-NOT gate,Exclusive-OR gate 1. 设计要求 1、要求：用MOS器件设计非门异或门电路。 2、内容：用Multisim软件进行电路原理图的绘制并仿线、用L-edit软件进行电路板图的制作及DRC的检查。 2. 设计原理 非门有一个输入端和一个输出端，输入端为A，输出端为Y，当输入A为高电平时输出Y为低电平，当输入A为低电平时输出Y为高电平，即Y= EQ \* jc0 \* Font:宋体 \* hps12 \o \ad(\s \up 11(—),A)。线 非门线 非门逻辑符号 异或门有两个输入端和一个输出端，输入端为A和B，输出端为Y，当输入A为高电平B为低电平和A为低电平B为高电平时输出Y为高电平，当输入A为高电平B为高电平和A为低电平B为低电平时输出Y为低电平，即Y=A⊕B。 真值表如下： A B Y 0 0 0 0 1 1 1 0 1 1 1 0 表2-2 异或门真值表 也就是说，如果A、B两个值不相同，则异或结果为1。如果A、B两个值相同，异或结果为0。 图2-2 异或门逻辑符号 设计思路 3.1 非门电路 CMOS非门即反相器是由一个N管和一个P管组成的，P管源极接Vdd,N管源极接GND，若输入IN为低电平，则P管导通，N管截止，输出OUT为高电平。若输入IN为高电平，则N管导通，P管截止，输出OUT为低电平。从而该电路实 现了非的逻辑运算，构成了CMOS反相器。CMOS反相器的电路图如图3-1所示。 低电平输出特性： 当输出为低电平时，即Vo=VoL时，反相器的P沟道管截止、N沟道导通。 高电平输出特性： 当输出为高电平时，即Vo=VoH时，反相器的N沟道管截止、P沟道导通。 图3-1 CMOS反相器电路图 还有就是CMOS电路的优点： 微功耗。CMOS电路静态电流很小，约为纳安数量级。 抗干扰能力很强。输入噪声容限可达到VDD/2。 （3）电源电压范围宽。多数CMOS电路可在3~18V的电源电压范围内正工作。 （4）输入阻抗高。 （5）负载能力强。CMOS电路可以带50个同类门以上。 （6）逻辑摆幅大（低电平0V，高电平VDD）。 3.2 异或门电路 异或门电路图如图3-2所示。 图3-2 异或门电路图 异或门可用或非门和与或非门实现，电路图中前四个MOS管组成的是或非门，后四个组成与或非门。 其中，或非门是数字逻辑电路中的基本元件，实现逻辑或非功能。有多个输入端，1个输出端，多输入或非门可由2输入或非门和反相器构成。只有当两个输入A和B为低电平（逻辑0）时输出为高电平（逻辑1）。也可以理解为任意输入为高电平（逻辑1），输出为低电平（逻辑0）。 异或门是数字逻辑中实现 HYPERLINK /view/6309262.htm \t /_blank 逻辑异或的 HYPERLINK /view/283675.htm \t /_blank 逻辑门。有多个输入端、1个输出端，多输入异或门可由2输入异或门构成。若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。亦即，如果两个输入不同，则异或门输出高电平。 3.3 时间计划 2015.11.26布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。? 2015.11.27-11.30学习L-Edit软件的功能和使用方法，到图书馆查阅相关资料，复习Multisim的操作方法和所设计内容的基本理论知识。? 2015.12.1-12.3先对非门电路和异或门电路通过Multisim软件进行设计仿真工作，仿真成功后再用L-edit软件对非门和异或门电路进行版图设计工作。 2015.12.4-12.7完成课程设计报告的撰写。 2015.12.8?提交课程设计报告。 4. 非门异或门电路设计 4.1 原理图设计 非门原理图如图4-1所示。 由图可见，反相器由一个PMOS管和一个NMOS管组成，PMOS管源极接+5V的VDD，漏极和栅极分别接到NMOS管的漏极和栅极，NMOS管的源极接地。输入A接两个MOS管的栅极，输出Y接两个MOS管的漏极。 另外，为了体现出反相器的反相特性，将输入A输入一个频率为1kHz、高电平电压为5伏的方波。输出Y接到示波器B通道上，示波器将反相器作用后的方波信号显示出来。而示波器的A通道接输入A，显示的即为输入的方波信号波形。 图4-1 反相器原理图 异或门原理图如图4-2所示。 由图可见，异或门是由或非门和与或非门组成，输入A和输入B刚好为或非门的输入端或非门的输出端又作为下一级的输入端，输出Y为与或非门的输出端。 为了体现出异或门的逻辑关系，分别在输入A和B上接一个开关和示波器，在输出Y上也接一个示波器。利用开关控制输入A和B的电平高低，示波器可以显示在开关变化时，输入和输出电平之间的逻辑关系。 图4-2 异或门原理图 4.2 仿真分析 反相器仿线所示。 图中Y轴上方波形为反相器输出波形，下方波形为反相器输入波形。由图可以看出，输入A的波形和输出Y的波形刚好相反。即当输入为高电平时，输出为低电平，输入为低电平时输出为高电平。 图4-3 反相器仿线所示。 由图可见，当输入A为高电平时，输入B波形与输出波形相反；当输入B为低电平时，输入A波形与输出波形一致。也就是说，异或门仿线 异或门输入端波形仿线 异或门输出端波形仿线 PMOS管版图设计 PMOS管版图设计步骤： （1）打开L-Edit程序：L-Edit会自动将工作文件命名为Layout1.tdb并显示在窗口的标题栏上。 （2）另存为新文件：选择执行File/Save As子命令，打开“另存为”对话框，在“保存在”下拉列表框中选择存贮目录，在“文件名”文本框中输入新文件名称，如Ex1。 图5-1 替换设置信息对线）替换设置信息：用于将已有的设计文件的设定（如格点、图层等） 应用于当前的文件中。选择执行File/Replace Setup子命令打开对话框，单击“From File”栏填充框的右侧的Browser按钮，选择X: \Tanner\Ledit100\Samples\SPR\example1\lights.tdb文件，如图5-1所示，单击OK就将lights.tdb文件中的格点、图层等设定应用在当前文件中。 （4）编辑单元：L-Edit编辑方式是以单元（Cell）为单位而不是以文件（File）为单位的，每一个文件可有多个Cell，而每一个Cell可表示一种电路的版图或说明，每次打开新文件时自动打开一个Cell并将之命名为Cell0，如图5-2所示，其中编辑窗口中的十字为坐标原点。 图5-2 编辑单元Cell0 图5-2 工艺设定 （5）设计环境设置：绘制版图时必须要有确定的大小，因此在绘图前首先要确定或设定坐标与实际长度的关系。选择执行Setup/Design子命令，弹出Setup Design对话框，在Technology标签页中可设置工艺的名称、单位等，本例以Lambda为单位，而Lambda与内部单位（Internal Unit）的关系可在Technology setup选项中进行设置，如图5-3所示，设定1个Lambda为1000个Internal Unit，即设定1个Lambda等于1个Micron。 （6）图层的设置：在Layers面板的下拉列表中选取图层。PMOS版图需要用到N Well、Active、N Select、P select、Ploy、Matal1、Matal2、Active Contact、Via等图层。 （7）绘制N Well：在Layers面板的下拉列表中选取N Well选项，再从Drawing工具栏中选择按钮，在Cell0编辑窗口画出横向24格纵向15格的方形即为N Well。 （8）绘制Active图层：在Layers面板的下拉列表中选取Active选项，再从Drawing工具栏中选择按钮，在Cell0编辑窗口的N Well中画出横向14格纵向5格的方形Active区。 （9）绘制P Select图层：选取Layers面板中下拉列表中的P Select选项，在N Well中绘制横向18格，纵向9格的P Select区。 （10）绘制Ploy图层：在Layers面板的下拉列表选取Ploy项，在N Well的有源区中间绘制长为2个栅格、宽为7个栅格的矩形。如DRC检查有错误，则需注意Ploy必须延伸出Active区域最小2个Lambda的距离。 （11）绘制Active Contact图层：在Layers面板的下拉列表中选择Active Contact选项，在Active层中画出横向2格、纵向2格的方形，左右两个扩散区各画一个Active Contact。 （12）绘制Metal1图层：在Layers面板的下拉列表中选取Metal1选项，在Active Contact周围绘制横向4格、纵向4格的方形，左右两个扩散区各画一个。 经过以上步骤，PMOS管版图如图5-3所示。 图5-3 PMOS管版图 5.2 NMOS管版图设计 新建NMOS单元：选择Cell/New命令，打开Create New Cell对话框，在其中的New cell name栏中输入nmos，单击OK按钮。 绘制NMOS单元：根据绘制PMOS单元的过程，依次绘制Active图层、N Select图层、Ploy图层、Active Contact图层与Metal1图层。其中，Active宽度为14个栅格，高为5个栅格；Ploy宽为2个栅格，高为9个栅格；N Select宽为18个栅格，高为9个栅格；两个Active Contact的宽和高皆为2个栅格；两个Metal1的宽和高皆为4个栅格。 NMOS管版图如图5-4所示。 图5-4 NMOS管版图 5.3非门异或门的版图设计 非门版图如图5-5所示。 非门版图是在PMOS管和NMOS管版图基础上得到的，由图可见非门图中多出了PMOS和NMOS衬底接触点单元、电源Vdd和GND、输入输出端口和金属层。 PMOS衬底接触点单元的绘制：N Well宽为15栅格、高为15栅格，Active宽为5个栅格、高为5栅格，N Select宽为9个栅格、高为9个栅格，Active Contact宽为2个栅格、高为2个栅格，Metal1宽为4个栅格，高为4个栅格。 NMOS衬底接触点单元的绘制：Active宽为5个栅格、高为5栅格，P Select宽为9个栅格、高为9个栅格，Active Contact宽为2个栅格、高为2个栅格，Metal1宽为4个栅格，高为4个栅格。 电源Vdd和GND的绘制：在pmos的上方和nmos的下方各绘制一个宽为39个栅格、高为5个的电源线个Lambda。单击插入节点图标，再到绘图窗口中用鼠标左键拖曳出一个与上方电源线个栅格的方格后，将自动出现Edit Object(s)对话框，在“On”框的下拉列表中选择Metal1，在Port name栏内键入Vdd，在Text Alignment选项中选择文字相对于框的位置的右边。然后单击“确定”按钮。用同样的方式标出GND。 输入输出端口的绘制：输入端口需要绘制Metal2图层、Via图层、Metal1图层、Ploy Contact图层与Ploy图层，才能将信号从Metal2层传至Ploy层。Ploy Contact图层横向为2格、纵向为2格，Ploy图层横向为5格、纵向为5格，Metal1图层横向为10格、纵向为4格，Via图层横向和纵向各为2格，Metal2图层横向和纵向各为4格。输出端口可在连接pmos和nmos漏极的Metal1上绘制Via层与Metal2层，实现信号的输出。 输入的组合与命名：先用选择按钮选取要组合的图形，再执行Draw/Group命令，弹出Group对话框，在Group Cell Name栏内键入名称，然后单击OK按钮。单击图标，再选取Metal2图层，用鼠标左键拖曳出一个与portA单元的Metal2图层重叠的宽为4格、高为4格的区域后，弹出Edit Object(s) 对话框，在Port name栏内键入A，在Text Alignment选项中选择文字在框的左边，再单击“确定”按钮。 最后按照原理图将非门版图完整的连接出来。 图5-5 非门版图 （2）异或门版图如图5-6所示。 版图中共十个MOS管，其中5个PMOS管和5个NMOS管。按照原理图将各个MOS管之间的栅极、源极、漏极、衬底连接起来即可得到异或门的版图。 图5-6 异或门版图 5.4总版图DRC检查 （1）非门版图DRC检查如图5-7所示。 图5-7 非门版图DRC检查 对非门版图进行DRC检查结果为无DRC错误。 （2）异或门版图DRC检查如图5-8所示。 图5-8 异或门版图DRC检查 对异或门版图进行DRC检查结果为无DRC错误。 6. 心得体会 在这次设计中不仅增进了我们同学之间的关系，也使我从他们身上学会了很多东西。在设计过程中总会出现这样那样的问题，而我又解决不了时，我总会请教其它同学，他们也都会给我耐心的解答。有些问题拿捏不准时，我们也会互相商量，积极地参与讨论，使问题逐渐的明了化。在此，我还要感谢高老师的帮助，没有老师的帮助，完成设计对我来说将会很困难。 另外，在这次设计中，我第一次使用L-edit这个软件，刚开始用这个软件画图时，我感觉很困难，但是经过几天的实践，我渐渐掌握了使用此软件的技巧。做此设计的过程更是学习新知识的的过程，画电路版图使我更佳清晰的了解了电路工作原理。 7. 课程设计总结 通过这次设计，我对L-edit这个软件有了深刻的认识。L-Edit是Tanner EDA软件公司所出品的一个IC设计和验证的高性能 HYPERLINK /doc/375.html \t /doc/_blank 软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit包含IC设计 HYPERLINK /doc/678.html \t /doc/_blank 编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器(DRC)、组件特性提取器(Device Extractor)、设计布局与电路netlist的 HYPERLINK /doc/462.html \t /doc/_blank 比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit 丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 设计最初只是画了PMOS管和NMOS管这样比较简单的版图，接着花了比较复杂一点的非门版图，最后画了更复杂的异或门版图。从一开始的简单的，到最后复杂的，是一个循序渐进的过程。由简到难，再将难题分解成各个简单的问题一点一点的进行解决。这样做不仅使设计过程更有条理，而且往往事半功倍。 当然，这次设计时间并不长，所以在对软件学习的过程中还有很多不足，比如说版图走线和排版的更加简单和整齐，还有其他很多需要改进的地方。这些我会在以后多做些实践，从而在实践中提高自己，熟练掌握此软件。 8. 参考文献 [1] 阎石. 数字电子技术基础（第五版）. 北京：高等教育出版社，2006 [2] 孙宏国，周云龙. 电子系统设计与实践. 北京：清华大学出版社，2012 [3] 康华光. 电子技术基础模拟部分（第五版）. 北京：高等教育出版社，2006 [4] 龙忠琪，龙胜春. 数字集成电路教程（第二版）. 北京：科学出版社，2007 [5] 路勇，刘颖. 模拟集成电路基础（第三版）. 北京：中国铁道出版社，2014 附录： 1. 非门电路原理图 2. 异或门电路原理图 3. NMOS管版图 4. PMOS管版图 5. 非门电路版图 6. 异或门电路版图

　　设计芯片ip,芯片设计无用论,芯片设计与验证GB T 32610-2016_日常防护型口罩技术规范_高清版_可检索.pdf